前のページ 1/2 次のページ

MIPSアーキテクチャはミップス・コンピュータシステムズおよびミップス・テクノロジーズが開発したRISCマイクロプロセッサのアーキテクチャである。

◆概要

MIPSは、Microprocessor without Interlocked Pipeline Stages(パイプラインステージがインターロックされないマイクロプロセッサ)の略であり、その設計思想を端的に表している。

MIPSのデザインはSGIのコンピュータ製品群に使われていた。日本では、ソニーのNEWSや日本電気(NEC)のEWS4800で使われた。また、DECはごく短期間だけMIPSを使ったワークステーションを製品化していたが、R4000が登場するころに自社製RISCマイクロプロセッサAlphaを完成させ、Alphaに移行した。

また、機器組み込み分野で成功し、Windows CE製品、シスコシステムズのルーター、プリンタのエンジンなどに使われた。

ゲーム機分野でも成功を収め、NINTENDO64、ソニーのプレイステーション、プレイステーション2、プレイステーション・ポータブルでもMIPSアーキテクチャのプロセッサが使われた。

1999年ごろ、RISCマイクロプロセッサの出荷個数ベースで3分の1がMIPSアーキテクチャのチップだった。

初期のMIPSアーキテクチャは32ビットの実装(32ビット幅のレジスタとデータパスを持つ)だったが、後に64ビット実装も実現している。

MIPSアーキテクチャには5段階の下位互換のあるアーキテクチャが存在する。それぞれ、MIPS I、MIPS II、MIPS III、MIPS IV、MIPS 32/64と称する。

最も新しいMIPS 32/64では命令セットだけでなく制御レジスタについても定義している。

いくつかのアドオン拡張も用意されている。例えば、MIPS-3Dは一般的な3Dタスクのための簡単な浮動小数点SIMD命令のセットである。MDMXは64bit浮動小数点レジスタを使用した複雑な整数SIMD命令セットである。MIPS16は命令列を圧縮してプログラム格納域を小さくするための拡張である(ARMアーキテクチャのThumbエンコーディングに対抗したもの)。MIPS MTはインテルのハイパースレッディング・テクノロジーに対応した新しいマルチスレッドのための拡張である。

命令セットが非常にきれいなので、アメリカ合衆国ではコンピュータ・アーキテクチャを学校で教えるときに教材としてMIPSアーキテクチャを使うことが多い。

MIPS CPUファミリのデザインは、もうひとつの初期からのRISCアーキテクチャであるSPARCと共に、後発のRISC(例えばDEC Alpha)の設計に影響を及ぼした。

また、高速化のためのキャッシュやパイプラインの設計手法はRISCに止まらずあらゆるコンピュータに影響を与えたと言っても過言ではない。

◆歴史

1981年、スタンフォード大学のジョン・L・ヘネシー(現学長)率いるチームは後に最初のMIPSプロセッサを生むプロジェクトを開始した。基本コンセプトは、命令パイプラインを深くすることで劇的に性能を向上させることである。この手法はよく知られていたが、実装するのは困難だった。一般に、パイプラインはひとつの命令の実行過程を分割し、各段階を並行して動作可能にして前の命令の実行が完全に終わる前に次の命令の第一ステップを開始するといった形で命令の並列実行を可能にするものである。それに対して従来の設計では、前の命令の実行が終わらなければ次の命令の処理は開始できず、CPUの大部分は暇な状態になっていた。

パイプラインを実現する上での大きな障害は、命令の処理が完了するのに複数クロックサイクルかかる場合にパイプラインをインターロックして次の命令がステップを進まないように止めなければならないことだった。

インターロックがかかるだけでパイプラインのセッティングには多大な時間がかかり、性能向上はおぼつかないと考えられていた。MIPSの設計上の重要なポイントとして、すべての命令の本体処理が1クロックサイクルで完了するようにすることが挙げられた。そうすれば、インターロックの必要性を無くすことができる。

このような設計にすることで掛け算や割り算などの有用な命令がいくつか実装できなくなるが、チップを高速なクロックで動作させることで全体の性能が向上すると予想された。ロックをかける回路を付加すると回路が増えてダイサイズ(チップの面積)が増え、クロックを上げることが困難になるため、クロックの高速化のためにはインターロックを排除することは必須だった。

それらの命令の排除は議論の中心になった。「複雑な掛け算を単純な多くの足し算にして、どうして速度が向上するのか?」と、多くの人がこの設計手法、そしてRISC一般の謳い文句は誇大広告だと言った。このような過度の単純化はこの設計における速度向上のポイントが命令にあるのではなくパイプラインにあるということを無視したものだった。解決のポイントはディレイスロットの導入にあった。例えば、2クロックサイクルかかる命令があった場合、次の命令をディレイスロットとし、前の命令が完了していないことを前提として全く関係のない、つまり前の命令の結果を必要としない、かつ前の命令に関わっているレジスタを使用しない命令を置くことでパイプラインを止めないようにした。これを実現するためには、コンパイラが各命令にかかるクロックサイクルを把握して、可能な限りディレイスロットを有効な命令で埋めるようにする必要があった。といっても大部分の命令は1クロックサイクルで実行できた。また、コンパイラ技術の進展はこれを可能にした。

1984年、ヘネシーは将来商業レベルとなる可能性のあるデザインを確立し、教え子、友人らとミップス・コンピュータシステムズを設立する。彼らは1985年、最初のデザインであるR2000を完成させ、1988年にそれを進化させたR3000を完成させた。これらの32ビットCPUによってミップス・コンピュータシステムズは1980年代に基盤を築くことが出来た。これらの商用デザインはスタンフォード大学での学術研究的なものとは方針を変更し、ハードウェアにインターロック機構を装備し、掛け算も割り算もサポートしていた。単にひとつのプログラムを実行するだけなら上述のディレイスロットの考え方で何とかなるが、商用としてはマルチタスクや割り込みへの対応は必須であり、インターロック機構の付加は必然だった。また、半導体プロセス技術の急速な進歩がそれを可能にしていった。インターロック機構を備えたとしても、インターロックをなるべく発生させないコンパイラ技術は高速化に必須である。これらのプロセッサはSGI、DEC DECstation、ソニー NEWS、NEC EWS4800などに使われた。

前のページ 1/2 次のページ

・MIPSアーキテクチャ page1

・MIPSアーキテクチャ page2